loading...
همه چیز از همه جا
mrx بازدید : 7 سه شنبه 29 دی 1394 نظرات (0)

یکی از مزیت های وارونگر های CMOS توان مصرفی استاتیکی صفر آن است .هر چند این وارونگرها توان مصرفی دینامیکی و توان مصرفی جریان اتصال کوتاه را تحمل می کنند. در واقع توان مصرفی دینامیکی نتیجه شارژ و دشارژ شدن خازن خروجی است و در این مرحله که توان مصرفی جریان اتصال کوتاه اتفاق می افتد، یعنی در زمانی که و

دسته بندی: فنی و مهندسی » برق، الکترونیک، مخابرات

تعداد مشاهده: 5297 مشاهده

فرمت فایل دانلودی:.rar

فرمت فایل اصلی: docx

تعداد صفحات: 28

حجم فایل:328.7 کیلوبایت


پروژه درس VLSI در مقاله با عنوان:
 Reduction of short circuit current in static CMOS inverters using novel smart delay generator circuits

یکی از مزیت های وارونگر های CMOS توان مصرفی استاتیکی صفر آن است .هر چند این وارونگرها توان مصرفی دینامیکی و توان مصرفی جریان اتصال کوتاه را تحمل می کنند. در واقع توان مصرفی دینامیکی نتیجه شارژ و دشارژ شدن خازن خروجی است و در این مرحله که توان مصرفی جریان اتصال کوتاه اتفاق می افتد، یعنی در زمانی که وارونگر از 1 منطقی به 0 منطقی تغییر وضعیت می دهد (البته عکس این حالت نیز صادق است) مسیری بین  و  برقرار می شود این درست در زمان تغییر سوئیچ وارونگر است. مشکل جریان اتصال کوتاه به میزان توان مصرفی مربوط نمی شود ، بلکه به سهم نویزی که در منبع ایجاد کرده است مربوط می شود.

در این مقاله دو روش جدید و متفاوت برای کاهش جریان اتصال کوتاه آورده شده است ، که جریان اتصال کوتاه را بیش از 50% کاهش خواهد داد.

در ضمن تمامی فایل های شبیه سازی Hspice نیز در این فایل قرار دارد.




جهت دانلود اینجا کلیک کنید

مطالب مرتبط
ارسال نظر برای این مطلب

کد امنیتی رفرش
اطلاعات کاربری
  • فراموشی رمز عبور؟
  • نویسندگان
    آمار سایت
  • کل مطالب : 30878
  • کل نظرات : 9
  • افراد آنلاین : 233
  • تعداد اعضا : 1
  • آی پی امروز : 480
  • آی پی دیروز : 255
  • بازدید امروز : 7,055
  • باردید دیروز : 422
  • گوگل امروز : 5
  • گوگل دیروز : 0
  • بازدید هفته : 11,390
  • بازدید ماه : 26,983
  • بازدید سال : 103,777
  • بازدید کلی : 2,233,990