جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری CMOS 65 نانومتری

موضوع  :

چکیده

در این مقاله، جمع کننده کامل (FA) نوینی ارائه می‌گردد که برای عملکرد با توانهای بسیار پایین بهینه سازی شده است. مدار مذکور، بر پایه گیتهای XOR اصلاح شده‌ایطراحی گشته که با هدف کمینه سازی مصرف توان در ناحیه زیرآستانه‌ای عمل می کنند. نتایج شبیه سازی شده با مدلهای استاندارد CMOS 65 نانومتر انجام شده است. نتایج شبیه سازی، یک بهبود 5 تا 20 درصدی را در بازه فرکانسی 1Khz تا 20MHz و ولتاژهای تغذیه زیر 0.3V نشان میدهد

فایل محتوای:

1. اصل مقاله لاتین 4صفحه IEEE
2. متن ورد ترجمه شده بصورت کاملا تخصصی 11 صفحه

جهت دانلود اینجا کلیک کنید